摘要:木文提出了一种基于双重种子编码的完全确定低功耗BIST方案，它是基于电路完全确定性测试集的特征，结合LFSR和折叠压缩双重编码方案，完成对完全确定性测试集的编码，获取最小的折叠种子集、当对折叠种子进行解压时，调整生成测试向量之间的顺序，确保相邻向量之间的高相关性，从而避免了电路在测试过程中产生过多的开关话动，因此保证了测试是在低功耗卜完成的、实验数抓表明，木方案的功耗约为门控时钟方案的1%左右;同时，木方案的编码效率比连续长度码好，且解压过程简单易实现、
关键词:编码;低功耗;内建自测试;折叠种子
1引言
内建自测试BIST(Built-In Sclf-Tcst)作为种将测试资源嵌入到芯片内部的测试方法，高效的解决了传统芯片测试中出现的诸如数据量庞大以及测试应用时间开销等难题。但是，芯片在BIST过程中的功耗远远大于止常模式下的功耗，相关研究表明，芯片在测试模式下的功耗般是止常模式下功耗的3倍。过高的功耗会影响电路性能的可靠性，甚至会降低成品率等现象。因此，BIST过程中必须考虑如何哪条低功耗，即低功耗BIST测试方法。
本文建议的方案是种将编码和低功耗有效结介的方案，利用经过改造的ATPG (Automation Test Pattern Generation)工具FAN9V生成电路所有可测故障的完全测试集，针对此测试集的特征，利用LFSR和折鲁计数器双重编码方案获得个很小折叠种子集，结介折叠种子展开成折叠序列的特征，将种子加载到扫描链中，通过本方案建议的控制电路控制种子生成折叠序列的次序，使加载到被测电路上的相邻序列之间仅有位小同，大大降低功耗。
2功耗衡量因子简介
CMOS电路的功耗主要分为静态功耗与动态功耗两大类。静态功耗主要来源于持续的漏电流，在目前的工艺条件下，这种功耗对电路的总功耗影响很小;动态功耗是主要因索，它来自于电路节点发生0/1或1/0跳变时的短路电流和负载电容的充、放电。衡量电路功耗特性的重要参数如下:电路节点每次开关所消耗的功耗与该节点的权重翻转活动(wsA}成止比，整个电路功耗叫以由电路中所有节点的wsA加和衡量。
3完全确定性测试集的生成、压缩及结果
文中使用的测试集是利用改进的ATPG工具FAN9V生成，针对电路故障列表生成测试向量。随着电路复杂度的增高，测试向量个数将显著增加。如表1所示,FAN9V生成测试向量个数非常多，如电路538584的完全确定性测试集中的向量个数就有34493个。由于FAN9V针对电路的故障列表中每个故障都会生成条测试向量，而某故障对应的向量叫能还叫以测出其它故障，因此该故障对应的向量可以从FAN9V生成的向量集中删除，但并小影响电路的故障覆盖率。故针对此种现象，对生成的向量进行第次压缩.压缩结果见表1。
观察表1中的汪缩率，虽然汪缩率值均在70%以上，但对于比较复杂的电路如、38584还有9809条测试向量，而本方案采用存储测试模式，显然是小现实的。通过对FAN9V工具生成的向量观察发现:每条向量含有极少的确定位，大部分都是无关位。因此叫以考虑进步压缩，即对每个向量中存在的无关位进行压缩。结合线形反馈移位寄存器LFS R (Linear Feedback S叠ift Register)以及折叠.种子的特点，叫以利用二者的优势实现测试数据的进步压缩，具体实现方法参见文献，所得结果如表2所示，本文建议的编码方案压缩率在93.74010-99.99%之间，原因是所使用的ATPG工具产生的测试向量中存在很多的无关位，同时本编码方案结介了LFSR和折鲁编码的优点，因此编码之后取得了很好的效果。通过对比发现本文编码方案明显比FDR码效率更高。
4控制折叠种子展开川页序
将折叠.种子展开成折叠.序列加载到被测电路，如果小对生成的折叠.计数器序列顺序加以控制，就会按照文献中展开顺序生成。结果发现前后相邻测试向量之间的相关性很小，引发的跳变次数将会达到最大。为了实现低功耗测试，应该改善相邻测试向量之间的相关性。通过对折叠.种子生成折叠.计数器序列的特征分析，调整折叠.序列的生成顺序，就会使电路中的跳变次数达到最小。调整后的序列生成顺序叫由如图1所示的控制逻辑来实现。它主要由二部分组成:加/减计数器和触发器和检测电路，用以实现对折叠.种子展开顺序的控制。
5本文建议方案的目标结构
本文方案中捕获响应输出应用空间压缩方法，利用异或网络来统计输出端的输出特征。建议方案的结构见图2(a)，它属于并行BIST测试。主要由以下部分组成:种子存储器、控制逻辑、译码器、扫描链和LFSR，其中扫描链单元结构如图2(b)所示。
6实验结果与分析
本方案对功耗的统计分析基于wsA的统计，利用FAULT-SIM工具统计出WSA值，针对ISCAS89中部分复杂电路，我们给出了相应的实验结果和数据，并将本方案和文献中门控时钟低功耗测试方案进行比较.具体见表3。
7结论
本文提出了种有效降编码和低功耗结介的完全确定性低功耗BIST测试方案，利用提出编码方法对完全测试集进行有效编码为折叠种子集，在折叠种子集展开成折叠序列时通过改变折叠计数器状态序列的生成次序，使得相邻向量之间仅有位发生跳变，大大提高了相邻测试向量之间的线性相关性。在与文献比较叫以得出本方案优点更加突出，小但保证了低功耗测试，而且也保证了叫测故障的100%测试。同时，本方案的编码效率比FDR编码有效，需要存储压缩测试集的数据量更少，而且相应解压结构更加简单。
本文作者创新点:针对芯片测试中过高的功耗问题，利用折鲁计数器及折鲁种子的特点，设计出种新刑的低功耗BIST方案.实现了低功耗测试、 |
